一个从零开始写的极简、非常易懂的RISC-V处理器核。
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~
Everything I know: DevOps & CloudNative, etc...
RISC-V CPU with 5-stage pipeline, implemented in Verilog HDL.
采用RISC-V 32I指令集的五级流水线cpu,basys3实现
毕业设计补充材料。基于DSP与FPGA的实时目标跟踪算法实现与验证。
视频旋转(2019FPGA大赛),该作品最终晋级决赛,并获得紫光同创企业特别奖。
The AX7Z035B board is suitable for PCIe, video image processing, fiber/Ethernet communication, etc.