5322946 liangkangnan 1578984522
一个从零开始写的极简、非常易懂的RISC-V处理器核。
123
FPGA&VerilogHDL应用设计教程,包括课程思维导图、各章实例、各实验源码、综合实验例程。
58
玉衡是一款从零开始写的 RISC-V 内核的处理器,基于 Verilog 硬件设计语言实现,五级流水线设计,支持 RV32IMFD 指令集,支持中断,支持 RT-Thread Nano 3.1.5
Verilog
24 days ago
12 mirrors 1578989292
0
lowRISC 目的是开发一个完全开放的硬件平台,从处理器到开发版

Search