一个从零开始写的极简、非常易懂的RISC-V处理器核。
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台
使用LTspice设计仿真电路,使用AD进行电路和PCB的绘制,在Quratus II平台使用Verilog语言编写下位机程序,进行16通道同步采集,使用的接口有SPI,RS485,UDP等,下位机接收上位机指令可以改变滤波范围(0-10kHz、0-15kHz、0-20kHz),动态增益(0-40dB)和启停采集,测试达到设计要求。
在FPGA上搭建Cortex-M3软核、图像协处理器,通过OV5640采集车牌图像,实现车牌的识别与结果显示。基于Altera DE1 FPGA,依据AHB-Lite总线,将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端,设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果(20张车牌)存储在RAM中,通过AHB总线由M3调用并显示识别结果。
一个简单的mips cpu的设计,已通过fpga的验证
基于EG4S20BG256的ARM M0完整核心代码,但需要自己修改cmsdk_mcu_pin_mux.v中的代码实现引脚复用,目前实现了定时器、中断、I2C、Uart、SPI等功能
Zynq7010 FPGA eink controller