一个从零开始写的极简、非常易懂的RISC-V处理器核。
Σ-Δ(Sigma-Delta)ADC模型,Sigma Delta 移植来自lattice提供的方案,实现模数转换
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~
iFlow用于支持数字芯片后端自动化设计流程,支持skywater130工艺,openroad和iEDA工具。
玉衡是一款从零开始写的 RISC-V 内核的处理器,基于 Verilog 硬件设计语言实现,五级流水线设计,支持 RV32IM 指令集,支持中断,支持 RT-Thread Nano 3.1.5
FPGA-based Field Oriented Control (FOC) for driving BLDC/PMSM motor. 基于FPGA的FOC控制器,用于驱动BLDC/PMSM电机。